Սխալային ալգորիթմ VHDL- ի միջոցով. 4 քայլ

2024 Հեղինակ: John Day | [email protected]. Վերջին փոփոխված: 2024-01-30 09:46

Հեղինակ ՝ Amwww.linkedin.com/in/mitu

Մոտ ՝ Mitu Raj - Just a Hobbyst and Learner - Chip Designer - Software Developer - Physics and Mathematus Enthusiast Ավելին AmCoder- ի մասին »

## Սա Google- ում ամենաշատ կտտված, ամենահայտնի հղումն է CORDIC ALGORITHM- ի VHDL իրականացման համար `սինուս և կոսինուս ալիք առաջացնելու համար: երկար տարիներ: CORDIC- ը այնպիսի ալգորիթմ է, որը ոչ այլ ինչ է, քան մի շարք փոփոխություններ և լրացումներ, որոնք օգտագործվում են լայն գործառույթների հաշվարկման համար, ներառյալ որոշ եռանկյունաչափական, հիպերբոլիկ, գծային և լոգարիթմական գործառույթներ: Սա ալգորիթմն է, որն օգտագործվում է հաշվիչներում և այլն: Այսպիսով, օգտագործելով պարզ տեղաշարժիչներ և գումարիչներ, մենք կարող ենք նախագծել ավելի բարդությամբ, բայց DSP- ի հզորություն ունեցող սարքավորում ՝ օգտագործելով սրտային ալգորիթմ: Հետևաբար, այն կարող է նախագծվել որպես մերկ RTL ձևավորում VHDL- ում կամ Verilog- ում ՝ առանց հատուկ լողացող միավորների կամ մաթեմատիկական բարդ IP- ների օգտագործման:

Քայլ 1: VHDL և Modelsim

Այստեղ սրտային ալգորիթմը կիրառվում է VHDL- ի միջոցով `սինուս և ծածան ալիք առաջացնելու համար: Այն կարող է մեծ ճշգրտությամբ դուրս բերել մուտքային անկյունի սինուս և կոսինուս: Կոդը սինթեզելի է FPGA- ում: Modelsim- ն օգտագործվում է դիզայնի և փորձարկման նստարանի մոդելավորման համար:

Քայլ 2. Դիզայնի և փորձնական նստարանի VHDL ծածկագիրը

Երկուական մասշտաբավորման տեխնիկան օգտագործվում է լողացող կետերի թվերը ներկայացնելու համար:

Խնդրում ենք անցնել կից փաստաթղթերով ՝ նախքան ծածկագրելը:

Անցեք կոդիկ_վ 4.վհի մոդելավորում - Դիզայն - Մուտքը անկյուն է 32 բիթ + նշանի բիթով; այն կարող է մշակել 0-ից +/- 360 աստիճանի ցանկացած անկյուն 0,000000000233 աստիճանի մուտքի ճշգրտությամբ: Երբ մուտքագրում ենք տալիս -> MSB- ն նշանի բիթ է, իսկ մնացած 32 բիթը ներկայացնում են մեծությունը: 0.00001526 ճշգրտությամբ: Խնդրում ենք նկատի ունենալ, որ ելքը ցուցադրվում է 2 -ի հաճոյախոսության տեսքով, եթե համապատասխան sine կամ cos արժեքը բացասական է: Simulating testb.vhd - Test Bench For The Design (1) Մուտքային անկյուններ և քաշեք վերականգնում = '0': Սիմուլյացիայի երկու քայլից հետո քաշեք վերականգնումը «1» և «գործարկեք բոլորը»: (2) Սիմուլյացիայի պատուհանում նշեք մեղքի և ազդանշանների արմատը որպես տասնորդական և ձևաչափ> Անալոգային (ավտոմատ): (3) Մեծացրեք ՝ ալիքի ձևը տեսնելու համար: պատշաճ կերպով:

Քայլ 3: Կցված ֆայլեր

(1) cordic_v4.vhd - Դիզայն. (2) testb.vhd - Դիզայնի փորձնական նստարան:

(3) Փաստաթուղթ, թե ինչպես կարելի է ստիպել անկյունային մուտքերին և փոխարկել երկուական արդյունքները:

Թարմացում. ԱՅՍ Ֆայլերը բաց են և այլևս չեն տրամադրվում: ԽՆԴՐՈՄ ԵՆՔ ՕԳՏԱԳՈՐԵԼ ՖԱՅԼՆԵՐԸ ՀԱՆՁՆԱ ՔԱՅԼԻ:

Քայլ 4: Mini -Cordic IP Core - 16 բիթ

Վերոնշյալ իրականացման սահմանափակումը դանդաղ, ժամացույցի ավելի ցածր հաճախականությունն է `մեկ ժամացույցի ցիկլում հաշվարկներ կատարելու պատճառով: Mini-Cordic IP Core- 16 բիթ

- Կրիտիկական ուղիներ, որոնք բաշխվում են բազմաթիվ ցիկլերի `կատարողականությունը բարելավելու համար:- Ավելի արագ- FPGA- ի ապացուցված դիզայնը սինթեզեց մինչև 100 ՄՀց ժամացույց:- Ավելի մեծ տարածք օպտիմիզացված է HDL- ով, ավելի փոքր սարքավորումներով:- Ավելացված է և կատարված կարգավիճակի ազդանշաններ:- նախորդը. Testbench:

ամբողջությամբ ավտոմատացված 0 -ից 360 աստիճանի անկյունային մուտքեր

Կցված ֆայլեր ՝ 1) մինի սրտային հիմնական vhdl ֆայլ 2) մինի սրտամկանի թեստային նստարան 3) Մինի Cordic IP հիմնական ձեռնարկ 4) Փաստաթուղթ, թե ինչպես կարելի է անկյուններ սեղմել և արդյունքներ փոխարկել

Eriesանկացած հարցի համար ազատ զգալ կապվեք ինձ հետ ՝

Միտու Ռաջ

հետևեք ինձ.

փոստ `[email protected]

### Ներբեռնումների ընդհանուր քանակը ՝ 325 մինչև 01-05-2021 թվականը ###

### ծածկագիրը վերջին անգամ խմբագրվել է ՝ հուլիս -07-2020 ###